Sau khi ra mắt thành công của mình trong năm 2014, các thiết kế và Hội nghị & Triển lãm xác Ấn Độ sẽ trở lại vào năm 2016! DVCon Ấn Độ năm 2016 cung cấp một nền tảng tuyệt vời để chia sẻ kiến thức, kinh nghiệm và thực hành tốt nhất bao gồm hệ thống điện tử Level Design & Thẩm tra IP và SOC, phát triển VIP và mẫu ảo cho phát triển phần mềm nhúng và gỡ lỗi.
Tài trợ bởi Sáng kiến Hệ thống Accellera, hội nghị cung cấp nhiều cơ hội để tương tác với các chuyên gia ngành công nghiệp cung cấp các bài phát biểu phát biểu quan trọng, các cuộc đàm phán mời, hướng dẫn, thảo luận, thuyết trình giấy kỹ thuật, phiên poster, tang vật từ các đối tác của hệ sinh thái. Những người tham dự cũng sẽ nhận được các thông tin mới nhất về các tiêu chuẩn Accellera khác nhau để thiết kế hệ thống, mô hình và xác minh. Các tiêu chuẩn này bao gồm UVM, SystemC (và các biến thể của nó như SystemC-AMS, SCV, CCI, tổng hợp tập hợp con), SystemVerilog, PSL, Khẳng định cho AMS, Verilog, IP-XACT, OCP và nhiều hơn nữa.
Các sự kiện 2 ngày sẽ được tham dự của các nhà lãnh đạo ngành công nghiệp, kiến trúc sư hệ thống, các chuyên gia xác minh, tích hợp SoC, nhà thiết kế chip, các nhà phát triển chỉ IP, các nhà phát triển VIP và kỹ sư phần mềm. Hội nghị có hai bài hát song song:
ESL Track: SystemC liên quan chủ đề như phát triển Pre-Si SW và debug sử dụng nguyên mẫu ảo của hệ thống điện tử và SoC, thăm dò kiến trúc, điện và phân tích hiệu suất cho các trường hợp sử dụng, tổng hợp cao cấp, tiêu chuẩn tương thích mô hình và nhiều hơn nữa.
DV Track: Thiết kế & xác nhận ngôn ngữ, phương pháp luận dựa trên SystemVerilog, Verilog, UVM và công nghệ như xác nhận chính thức, tăng tốc phần cứng, thi đua và tạo mẫu, cùng với các mô phỏng sử dụng rộng rãi nhất và nhiều hơn nữa.
Fix Bug on Higher android Devices